-基本知识
标识符
关键字
关键字时Verilog HDL中预留的表示特定含义的保留标识符,Verilog HDL中的关键字全部是小写的。
例如:BEGIN(非关键字)与begin(关键字)是不同的
注释
编写格式
Verilog HDL是自由格式的,代码可以在一行内编写,也可以跨越多行编写。空格、制表符和空白行没有意义。123456789//举例initial begin pa=0;pb=0;pCin=0; end//上面代码与下面的是一样的initial begin pa=0; pb=0; pCin=0; end